반도체 8대 공정 금속공정

공부 출처는 삼성 반도체이야기, 네이버 빛의 디스플레이 블로그를 주로 참고했습니다.

반도체의 공정은 크게 8가지로 구성되어 있어 8대공정이라 불립니다.

웨이퍼 공정 - 산화공정 - 포토공정 - 식각공정 - 박막공정 - 금속공정 - EDS 공정 - 패키지 공정

이번 글은 금속공정에 대해서 다뤄보겠습니다.

금속공정(Metallization)

금속공정이란 금속배선공정이라고도 하는데 반도체 제품에는 많은 소자들이 있는데 이들을 동작시키고 이들의 신호들이 섞이지 않게

선들을 잘 연결하는 작업을 금속배선공정(Metal Interconnect)이라고 합니다.

금속공정은 전류가 흐르는 Interconnect와 그 사이를 절연해주는 Dielectrics로 구성됩니다. 

금속공정은 반도체로 거듭나기 위한 마지막 공정이라고 할 수 있습니다.

그렇다면 금속배선공정에 사용되는 금속은 어떠한 조건을 만족해야 할까요?

1. 웨이퍼와의 부착성이 좋고 얇은 박막으로 증착할 수 있어야 합니다. 

2. 전류를 전달해야하기 때문에 전기저항이 낮아야 합니다. 

3. 금속공정 이후의 공정에서 금속선의 특성이 바뀌지 않게 열적, 화학적 안정성이 좋아야 합니다.   

4. 반도체의 회로 패턴에 따라 금속선 형성이 용이해야 합니다.

5. 작은 단면에서 끊어지지 않고 오래갈 수 있어야 합니다.

6. 제조 단가가 적절해야 합니다.

이런 대표적인 금속들은 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 있습니다.

그중에서도 Al는 실리콘산화막과 부착성도 좋고 가공성도 뛰어나다는 장점이 있습니다.

하지만 Al과 Si이 만나면 계면에서 섞이려는 성질이 있습니다. 이러면 접합면이 파괴될 수 있습니다.

이를 방지하기 위해 베리어 메탈을 증착하여 박막을 형성해 접합면 파괴를 막습니다.

출처 : http://www.samsungsemiconstory.com/183

이 후 알루미늄 배선은 증착을 통해서 이루어지고 진공증착(Evaporator)이나 Sputtering을 주로 이용합니다.

최근 좀 더 미세한 배선 공정을 위해서 텅스텐 사용이나 물리적 기상 증착이 아닌 화학적 기상 증착(CVD)을 더 많이 이용합니다.

또한 최근에는 알루미늄, 텅스텐 대신에 구리를 많이 사용하기도 합니다.

http://blog.naver.com/ckbc6101/220989102747

Al과 Cu의 배선공정 차이입니다.

Al은 Al을 먼저 증착하고 식각을 하고 절연막을 증착하지만 Cu는 절연막을 먼저 증착하고 식각한뒤 Cu를 증착합니다.

Al과 Cu의 장단점을 비교해보겠습니다.

Al 장점	Al 단점
- 박막증착이 용이합니다.  - 산화막과 접착력이 좋다.  - 사진, 식각 공정이 Cu보다 용이하다.	- 부식이 잘된다.  - 녹는점이 낮다.  - Junction Spiking  - Electromigration
Cu 장점	Cu 단점
- Al보다 낮은 전기저항  - Al보다 높은 녹는점	- Etch가 어렵다.(Dry Etch 불가)     : Damascene 공법으로 해결

http://blog.naver.com/ckbc6101/220989102747

여기서 Junction Spiking은 Al에 Si가 약간 녹는 성질 때문에 일어나는데 방지법은 이를 막기 위해 미리 Al에 Si를 조금 첨가합니다.

Electromigration은 전기적 이동 때문에 일어나는데 방지법은 전자의 확산을 막기 위해 Al에 Cu를 조금 첨가합니다.

Damascene 공법이란 예전에 국사 시간에 고려청자를 배울 때 들었던 상감기법을 떠올리시면 됩니다.

이제 금속 배선은 박막 증착 과정을 통해서 하는데 박막 증착 과정은 이전 글에서 다뤘습니다.

그러면 장단점을 알아보겠습니다.

PVD(물리)	장점	1. 저온 증착 가능  2. 불순물이 적음  3. 모든 물질 증착 가능
	단점	1. Step Coverage가 나쁨  2. 미세한 두께 조절이 어려움
CVD(화학)	장점	1. 조성 및 두께 조절 용이  2. Step Coverage 우수
	단점	1. 반응 변수 복잡  2. 유독성 가스 위험  3. 고온 공정
ALD(원자층)	장점	1. CVD 대비 저온 공정   2. Step Coverage 우수  3. CVD 대비 조성 및 두께 조절 우수
	단점	1. 증착 속도 낮음  2. 반응 변수 복잡  3. 유독성 가스 위험

http://blog.naver.com/ckbc6101/220989102747

많이 왔네요!! 다음 글은 EDS 공정과 패키지 공정으로 찾아뵙겠습니다!