디지털 집적회로 해석 및 설계 8

8. 반도체 메모리 설계

메모리는 디지털 정보를 대량으로 저장하는 회로 혹은 시스템이다.

회로 설계자는 대개 메모리의 용량을 비트 단위로 말하는데 

이는 하나의 플립플롭 혹은 다른 유사 회로가 1비트를 저장하는데 사용되기 때문.

반면에 시스템 설계자는 메모리 용량을 바이트(8비트) 단위로 말하는데 이는 1바이트가 영숫자 하나를 나타내기 때문

대규모의 과학 계산 시스템은 메모리의 용량을 워드 단위로 말한다. 

각 바이트 혹은 워드는 특정한 숫자 주소로 식별되는 특정 위치에 저장된다.

메모리의 주소는 이진 코드에 기반을 두므로 메모리의 용량은 2의 지수승을 가장 흔하게 쓴다.

(전통적으로 1K바이트, 64K바이트)

대부분의 메모리 시스템에서는 메모리 동작의 매 사이클 마다 주소 하나에 1바이트 혹은 워드가 저장되거나 검색된다.

한 사이클에 두 워드를 읽고/쓸 능력이 있는 듀얼 포트 메모리도 활용할 수 있다.

이 구성은 대부분의 대규모 메모리에 적합한 랜덤 액세스 구성이다.

읽기 혹은 쓰기를 위해서는 하나의 행과 열을 선택함으로써 셀에 접근할 수 있다. 

행 선택을 위한 n비트 디코더는 2^n개의 출력 선을 갖고 있다.

칼럼 디코더는 m 비트의 입력을 취하여 2^m개의 비트라인 접근신호를 생성한다.

64Kb 랜덤 액세스 메모리의 전체적인 아키텍처이다. 총 65536개의 셀을 보유하고 있다.

이 메모리는 1비트의 출력을 위해 16비트 주소를 사용한다.

데이터의 저장 기능은 꼭 유지해야 하며 진폭 양자화, 로직 레벨의 재생, 입력-출력의 분리, 팬 아웃 구동 능력과 같은 

다른 특성은 셀의 간략화를 위해 희생될 수 있다.

이러한 방법으로 한 셀에서의 소자 수는 1~6개까지의 트랜지스터로 줄일 수 있다.

이러한 메모리 칩 레벨에서는 적절하게 설계된 주변 회로를 사용함으로써 원하는 로직 특성을 복구한다.

이러한 범주의 회로는 디코더, 감지 증폭기, 칼럼 사전충전, 데이터 버퍼 등이다. 

RAM에는 일반적으로 스태틱 RAM, 다이내믹 RAM 두가지 유형이 있다.

스태틱 RAM은 전력이 공급되는 동안에는 플리플롭 회로에 저장된 값을 유지한다.

SRAM은 5~50ns 범주의 클록 사이클을 사용하는 고속 메모리의 경향을 띤다.

다이내믹 RAM은 잡음 및 누설 문제에 취약하며 SRAM보다 느려서 50~200ns의 클록에 동작한다. 

그러나 DRAM은 집적도가 높다. 약 4배 정도?

ROM은 PROM, EPROM, EEPROM 등이 있다.

FRAM혹은 FeRAM은 강유전 물질에 바탕을 두는 메모리이다. 전력이 차단되도 저장된 정보를 유지할 수 있다.

페로브스카이트 결정 물질은 한방향, 다른방향으로 분극될 수 있어서 원하는 값을 저장한다

심지어 전력공급이 차단되어도 유지되므로 비휘발성 메모리를 가능하게 한다.

하지만 비용, 동작속도 및 물리적 크기의 이점 때문에 강유전 메모리보다는 반도체 메모리를 선호한다.

페로브스카이트 물질은 현재 태양전지분야에도 적극 연구 중이다.

반도체 읽기-쓰기 메모리에서 읽기 액세스 타임은 대개 사이클 시간의 50%~50%다.

메모리의 액세스 타임 및 전력 소모는 디코더 설게에 의해 크게 좌우될 수 있다.

저장된 데이터를 무한히 유지하기 위해 주기적인 클록 신호가 필요하지 않다면 그 메모리는 스태틱하다고 말한다.

이러한 회로의 메모리 셀은 Vdd 혹은 Gnd 혹은 양쪽 모두로의 직접 경로를 갖고 있다.

SRAM은 아직까지도 전통적인 6T 구조를 많이 사용한다.

감지증폭기는 입력 b, Notb 사이의 작은 전압 차이를 받아들여 유효한 하이, 로우 출력을 제공하는 데 사용된다.

이러한 감지 증폭기를 사용하는 주 이유는 잡음 면역성 및 읽기 회로의 속도를 개선하기 위해서이다.

비트라인에서의 잡음은 읽기 과정에서 오류를 유발할 수 있다.

감지 증폭기는 공통모드 잡음을 감쇄시키고 차동모드 신호를 증폭시킨다.

이 회로는 전류 미러, 소스 공통 증폭기, 바이어싱 전류 소스 세가지 성분으로 나뉜다.

M3,M4는 두 브랜치에 같은 전류를 제공하는 역할을 한다. 

이러한 유형의 차동 증폭기는 고속 응용에서 사용된다. 적절한 동작을 위해 필요한 차동 전압은 100mV~200mV이다.

이러한 래치 기반의 감지증폭기도 있다. 

이는 비트라인 상에 필요한 전압 차이가 형성될 떄까지 활성화되지 않기 때문에 저전력 옵션이다.

그러나 큰 입력 전압 차이를 요구하므로 더 느리고, 잡음이 존재할 때는 위의 감지 증폭기 보다 신뢰성이 떨어진다.

메모리 아키텍처

주소 버퍼 및 디코더에서의 지연은 입력 및 출력의 수가 증가함에 따라 자연스럽게 증가한다.

행 라인은 일반적으로 폴리실리콘으로 형성되어 분산 RC파라미터에 의한 근본적인 지연이 있다. 

이러한 지연을 감소시키기 위해 금속선을 병렬로 배치하여 폴리 라인에 연결할 수 있다.