디지털 집적회로 해석 및 설계 6

6. 고속 CMOS 로직 설계

로직게이트를 적절히 선택해 올바른 기능을 어고, 게이트의 조합 및 게이트 크기를 결정한다.

임계 경로 = 입력과 출력까지의 가장 긴 지연시간을 갖는 로직 경로

은 드레인 전류로 충전 및 방전을 한다.

전송지연의 정의

Vs로 지연을 정의하거나 입력 출력 50%로 정의를 할 수 있다.

소자의 크기는 제곱모델, 속도포화 효과를 포함해야한다.

I가 커지면 당연히 충방전 속도가 짧아짐

W가 두배면 I는 20~25%커진다, -> 속도 맞추기 위해 크기 20~25%작게해줌

바디효과는 적층에서 제일 위에 잇는 소자의 전류를 감소시키는 경향이 있으므로 적층되는 

트랜지스터 수가 증가함에 따라 소자의 크기는 약간 더 커야한다.

또한 NAND 및 NOR 게이트에는 충방전 되어야하는 추가적인 셀프 커패시턴스가 존재한다.

소자 크기는 잡음여유, 상승 및 하강시간을 결정한다.

커패시턴스

부하 커패시턴스는 자체-부하 커패시턴스, 인터커넥트or도선 커패시턴스, 팬아웃 커패시턴스가 있다.

팬아웃 커패시턴스는 Cg들의 합

LE는 로직 피로도