디지털 집적회로 해석 및 설계 7-1

7. 전달 게이트 및 다이내믹 로직 설계

표준 CMOS 게이트는 슈도 NMOS 게이트에 비해 훨씬 적은 전력을 소모하지만 

상보 PMOS 트랜지스터의 필요한 개수 및 같은 상승/하강 지연을 위해 칩 면적이 더 필요하다.

고전적인 CMOS 인버터에서는 PMOS 소자의 면적이 NMOS소자의 2배,

슈도 NMOS 인버터에서의 NMOS 소자의 면적은 PMOS의 4배이다.

이는 불행히도 비대칭적인 상승 및 하강 시간을 발생시킨다.

다이내믹 로직은 잡음에 약함

다이내믹 로직의 한 형태는 회로를 통해 정보를 전달하는 스위치로서 전달 게이트를 사용한다.

이 스위치들이 오프되면 출력은 하이-임피던스 상태로 유지된다. 이는 출력을 구동하지 않는다는 것을 의미한다.

두 번째 형태는 적절한 동작을 위해 추가적인 클록 신호를 필요로 한다.

클록 사이클의 한 부분에서 모든 로직 게이트 출력은 초기 값으로 충전된다. 

사이클의 또 다른 부분에서 게이트들은 정확한 출력 값을 평가한다.

패스 트랜지스터 혹은 전달 게이트 혹은 전송 게이트라고도 한다. 

패스 트랜지스터의 역할은 게이트가 온될 때 입력신호를 출력 노드에 그대로 전달하는 것이다.

게이트가 오프 되면 출력은 이전 값을 유지한다.

패스 트랜지스터의 제어 노드의 역할은 소자를 온 혹은 오프 상태로 위치시키는 것이다.

패스 트랜지스터의 입력으로 클록이 들어온다. 이 클록은 온, 오프만 제어하고 출력에 영향을 줘서는 안 된다.

하지만 게이트와 출력 노드 사이에 커패시턴스가존재하여 클록 신호가 출력으로 파급(피드쓰루)된다.

클록 피드쓰루는 즉 클록의 작은 복제가 출력에 나타나는 효과

커패시터와 연관된 전하는 다음과 같아야 한다.

이를 통해

를 얻어내고 피드쓰루 효과를 감소시키려면 

라는 결론이 된다.

다이내믹 회로에서의 또 다른 중요한 이슈는 전압 레벨을 더욱 낮추는 경향이 있는 전하공유다.

그림과 같이 패스 트랜지스터가 턴 온되어 전압 레벨이 다른 2개의 격리된 노드가 갑자기 서로 연결될 때 이 현상이 일어남

핵심 전제조건은 두 노드가 모두 하이-임피던스 상태고 서로 다른 전압을 저장하고 있어야 한다는 점

연결되게 되면 전압 레벨이 같아질 때까지 전하가 재분배된다.

하지만 출력 노드에서 전압이 감소하는걸 우리는 원하지 않는다.

=>

V2가 스위칭 문턱 아래로 떨어지지 않게 하기 위해 C2>>C1이어야 한다.

하이 값이 저장된 경우 전하누설이 발생하는 원인은 두 가지다.

첫 번째 원인은 드레인 접합으로부터의 역방향 바이어스 누설 전류다.

두 번째 원인은 이웃한 도선들에게 생기는 잡음 주입이다.(예를 들어 용량성 커플링에 의해 스위칭하는 동안 잡음 주입 발생)

또 다른 문제는 메모리 회로에서 데이터 손실에 책임이 있는 -입자와 관련이 있다. 

이들은 고에너지 입자로 납땜 범프와 같은 소자 패키지 물질에 존재하거나 우주에서 들어오는 우주선(cosmic ray)에 의해 존재함

이 입자는 실리콘 기판으로 들어가서 출력을 방전시키는 정공-전자쌍을 발생 이 때문에 예상치 못한 동작 오류 일으킴

-입자는 다이내믹 및 스태틱 회로 모두에서 소프트에러를 발생

바디효과란?

MOSFET에서 소스와 기판사이에 역바이어스 전압 때문에 공핍층이 확산되어서 문턱전압이 상승하는 현상