디지털 집적회로 해석 및 설계 2

2.MOS 트랜지스터

증진모드(enhancement mode) 소자

턴온 전압이 0V보다 위에 있다.

또는 제로 게이트 소스 전압에서 전도 채널이 형성되지 않는 트랜지스터

공핍모드(depletion mode) 소자

턴온 전압이 0V보다 아래에 있다. 항상 ON상태

MOSFET  Unipolar - 소자가 동작하기 위해서 단 한종류의 전하 캐리어가 필요하다는 사실에서 유래

NMOS PMOS 특성

NMOS(전자만 관여, 정공은 관여X)

금속을 채널 위에 정확하게 정렬하기가 어려운 정렬 문제가 있다.

이를 해결하기 위해 다결정 실리콘 물질을 도입했다.

폴리게이트라고 하는것은 소스와 드레인 형성 전에 증착하고 금속처럼 동작하도록 저항 값을 낮추기 위해 진하게 도핑된다. 

게이트 산화막 두께는 매우 중요한 수직 치수

NMOS는 더 높은 전압노드가 드레인 PMOS는 더 높은 전압노드가 소스

n well에서 well은 tub(터브)라고도 부른다.

n채널, p채널 소자가 각자의 웰 내에서 생성된다면 더블웰, 더블터브 공정이라 부름

n웰은 Vdd에 묶이고 p웰은 Gnd나 Vss

NMOS 소자의 문턱전압은 +, PMOS 소자의 문턱전압은 -

이제 여기서 부터는 에너지 밴드갭 관련

전기적 전도가 일어나려면 가전자대에서 전도대로 전자가 이동해야한다. 

이러한 일이 일어나려면 밴드갭을 극복해야한다.

금속은 밴드갭이 0V, 반도체는 보통 1.1V, 부도체는 크다.

진성 캐리어 농도 ni = 무도핑 반도체에서 이 장벽을 뛰어넘을 수 있는 전자의 총 개수

진성 페르미 레벨 = 비어 있는 상태의 전자 점유 확률이 50%가 되는 선

위의 그림은 P형 실리콘이므로 실제 페르미 레벨이 가전자대에 가까이 위치 한다.

단위면적당 게이트-산화막 커패시턴스   즉 산화막의 유전율 / 산화막 두께

일함수란? 페르미 레벨에서 자유공간 레벨로 전자를 이동시키는데 필요한 에너지의 양

일함수의 차이는 애초에 그들이 얼마나 비정렬 되었는지를 의미한다.

산화막 내, 산화막과 벌크실리콘 사이의 계면에는 항상 원하지 않은 양전하가 있다. 

이 전하는 소금이온이나 불순물, 계면에서의 댕글링 본드와 같은 결함 때문에 생긴 것이다.

이는 음전하를 공급시켜줘 해결한다.

NMOS문턱 전압은 원하는 양수 값이 될 때까지 P형 주입을 하여 조절하고 PMOS는 n형 주입을 하여 조절한다.