편하게 보는 전자공학 블로그

RC delay가 어떤 느낌인지는 알고있었지만 제대로 몰라 공부해봤습니다.

하지만 깔끔한 자료들이 생각보다 없더라고요.

그러나.But!

http://kin.naver.com/qna/detail.nhn?d1id=11&dirId=1118&docId=59100893&qb=UkMgZGVsYXk=&enc=utf8&section=kin&rank=2&search_sort=0&spq=1&pid=TFwZPdpVuEwssZs/LEGssssssNK-135487&sid=JYuNazvneYPYcTWMQc4riQ%3D%3D

이 지식인 답변 정말 깔끔합니다!

이걸 토대로 설명 드릴게요!

RC직렬 회로에서 RC Delay를 설명하는 그림입니다.

위의 그림은 충전되는 경우인데요.

처음에는 저항에 모든 전압이 걸리게 되지만 캐패시터에 전하가 축적되면서 충전되기 시작하면서

캐패시터의 전위가 상승합니다. 

결과적으로 캐패시터에 걸리는 전압이 증가하는 만큼 저항에 걸리는 전압이 감소합니다.

캐패시터에 걸리는 전압이 V가 되는순간 저항에 걸리는 전압은 0이 됩니다.

이제 방전되는 경우입니다.

위에는 전압을 통해서 캐패시터를 충전했지만 이번에는 0V로 캐패시터를 방전시킵니다.

처음에 저항의 전압이 위에는 0이었는데 갑자기 왜 저런가 생각해봤는데

양끝단의 전압이 0V이기 때문에 캐패시터의 전압과 크기는 같지만 반대 방향의 전압이 걸리는 것으로 생각됩니다.

이 충방전 속도는 R에 따라서 달라지는데 이 이유는 R이 전류를 제어하기 때문입니다.

R이 클수록 전류가 작아서 이 경우에는 방전이 천천히 되겠죠!

C의 값도 클수록 충전, 방전되야하는 양이 많으니 방전이 천천히 되겠죠!

이 충방전 속도 때문에 회로에서 딜레이가 생기게 됩니다.

이게 문제가 되는 이유는 스위칭 회로에서

LOW에서 HIGH로 빠르게 바꿔주는 경우 딜레이가 생기면 회로에서 빠르게 바뀌지 못합니다.

따라서 현재 반도체 공정에서 R의 값을 낮추기 위해서 Al 대신 Cu를 사용하고 C의 값을 낮추기 위해서 Low K 물질을 사용하고 있습니다.  

이번에는 FINFET(핀펫)에 대해서 간단히 알아보겠습니다.

FINFET은 구조가 물고기 지느러미(FIN)와 비슷하다하여 지어진 이름입니다. 

출처 : http://www.samsungsemiconstory.com/1353

기본적으로 FET는 GATE의 전압을 통해서 Source랑 Drain의 전류를 제어합니다.

요새 한창 나오는 10나노 공정에서 10나노는 Source와 Drain사이의 거리를 의미합니다.

이렇게 점점 크기가 너무 작아져 전류를 차단해야하는 상황임에도 소스와 드레인사이에 전류가 누설되는 상황이 왔습니다.

이를 해결하기 위해 3D로 설계하여 게이트와 채널사이의 표면적을 늘렸습니다.

반도체하면 꼭 나오는 DRAM과 NAND Flash에 대해서 알아보겠습니다

DRAM은 램의 한 종류로 저장된 정보가 시간에 따라 소멸하기 때문에 주기적으로 재생시켜야 하고 구조가 간단하여 

대용량 임시기억장치로 사용됩니다. 휘발성 메모리라고도 합니다. 

낸드플래시는 전원이 꺼져도 저장한 정보가 사라지지 않는 플래시 메모리 반도체입니다.

비휘발성 메모리라고도 하죠. 주로 스마트폰, PC의 주저장장치로 사용됩니다.

출처 : 네이버 지식백과

DRAM과 낸드플래시는 한국 반도체 시장에서 매우 중요합니다

삼성은 현재 메모리 부분에선 DRAM과 NAND Flash 둘 다 1위를 차지하고 있습니다.

하이닉스는 DRAM에서 2위, NAND Flash는 5위를 달리고 있네요.

메모리 비메모리 통합 순위는 원래 인텔이 1위였으나 17년에는 삼성이 메모리 반도체 호황기로 1위를 역전한 거 같습니다.

그럼 이제 제가 궁금했던 걸 공부하면서 정리하겠습니다.

DRAM(Dynamic random access memory)의 원리와 구조를 살펴보겠습니다.

DRAM은 하나의 데이터를 저장하기 위해 한 개의 Transistor(스위치)와 Capacitor(정보기억)가 사용됩니다.

하지만 Cap은 물리적으로 전자를 누전되는 성질이 있어 주기적으로 Cap을 Refresh해줘야 합니다.

주기적으로 Refresh 해줘야 하는 성질 때문에 Dynamic이라는 말이 붙게 됐습니다.

제가 생각하고 있는 메모리에서의 기억은 래치나 플리플롭이었습니다. SRAM은 래치구조를 가지고 있더라고요.

하지만 DRAM에서는 간단하게 캐패시터로 기억을 합니다. 캐패시터가 래치의 역할을 대신해 구조가 간단하죠.

속도는 SRAM이 래치의 구조여서 더 빠릅니다. 하지만 DRAM은 구조가 단순하고 쉽게 대용량을 만들 수 있습니다.

값을 쓰는 방식은 WL에 High를 줘서 회로를 이어주고 BL에 전압을 줘서 캐패시터에 전하를 채웁니다.

값을 읽는 방식도 마찬가지로 WL에 High를 줘서 BL로 캐패시터에서 방전되는 전하값을 읽으면 됩니다.

플립플롭 구조인 SRAM입니다. 오른쪽에 있는 그림은 인버터 회로인데 SRAM에는 인버터 회로가 2개 들어있어 래치의 역할을 합니다.

NAND FLASH

셀이 직렬로 연결, 셀이 작다.

Write 속도가 빠르다, Read 속도가 느리다.

셀당 한 비트의 저장공간을 가지면 SLC(Single Level Cell), 두 비트는 MLC, 세비트는 TLC 입니다..

NAND Flash는 DRAM과 달리 캐패시터가 아니라 Floating Gate에 전하를 저장해 전원이 꺼져도 데이터가 보존되는 비휘발성 메모리입니다.

데이터 쓰기 과정은 다음과 같습니다.

Floating Gate 윗 부분을 Top Gate 혹은 Control Gate 라 부르는데 Top Gate에 전압을 인가해주면 

Source에서 Drain으로 이동하던 전자가 Floating Gate로 끌려가게 됩니다. 이 과정을 통해 Floating Gate에 전하를 저장합니다.

데이터 지우기 과정은 하단 부분에 전압을 인가해줘 Floating Gate에 갇혀있던 전자를 밖으로 빼냅니다.

데이터 읽기 과정은 다음과 같습니다.

Top Gate에 전압(약한 전압)이 걸리면 전기장이 발생해 Source에서 Drain으로 흐르는 전류에 영향을 미치게 됩니다.

Floating Gate에 있는 전하의 양에 따라 전기장의 세기가 변화해 전류의 변화가 달라지게 되므로 

전류를 통해서 Floating Gate의 전하의 양을 파악해 데이터를 읽습니다..

출처 : http://www.skcareersjournal.com/431

만약 Floating Gate에 전하가 있는 상태에서 Control Gate에 약전압을 인가하면 Control Gate와 Floating Gate 모두에 전기장이 생겨

전기장이 서로 간섭해 정공을 밀지 못해 정공의 영향으로 전류가 흐르지 못합니다.

그리고 Floating Gate에 전하가 없다면 오직 Control Gate의 전기장의 영향을 받기 때문에 정공이 밀려냐 전류가 잘 흐릅니다.

지금까지 DRAM과 NAND Flash의 기본적 구조와 원리를 알아보았습니다.

다음 포스팅은 반도체의 최신 기술로 돌아오겠습니다.

나이퀴스트 이론, 주파수는 무엇인가?

우선 샘플링이 무엇인가를 알아야합니다.

샘플링을 알아보기 위해서 아날로그 데이터를 디지털화 시키는 과정을 알아보겠습니다.

우리 주변의 데이터는 모두 아날로그 데이터입니다.

이 신호를 컴퓨터가 처리할 수 있게 디지털화 시켜줘야합니다. 

그리고 아날로그로 데이터를 통신하면 변조의 위험이 많기 때문에 데이터 무손실의 장점을 가진 디지털화 시켜 데이터를 통신합니다.

이 Analog to Digital Conversion 과정은 크게 표본화(Sampling), 양자화(Quantization), 부호화(Coding) 과정을 거칩니다.

위 과정이 샘플링 과정입니다. 원래의 신호에 일정한 간격으로 샘플링을 하는 것입니다.

이제 샘플링을 했으면 그 데이터의 값들을 디지털화 시켜줘야합니다.

이 데이터를 y축 기준으로 몇 단계를 나누는 과정이 양자화 과정입니다.

데이터의 값의 범위를 보고 몇 단계로 데이터를 나눌지 정합니다. 이게 양자화 레벨 수가 됩니다.

그리고 이렇게 몇 단계로 나누게 되면 데이터 값과 양자화된 값이 딱 떨어지지 않는데요. 이 차이가 양자화 오차입니다.

양자화 오차의 최대값은 양자화 계단 크기의 절반입니다.

부호화는 간단히 말하면 양자화한 데이터에 이진법의 수를 부여하는 것입니다.

4단계로 나누었으면 간단하게 (00), (01), (10), (11) 이렇게 수를 부여할 수 있죠. 

이제 본격적으로 나이퀴스트 정리를 알아보겠습니다.

샘플링 주파수는 입력 신호 최고 주파수의 2배 이상이 되어야 한다는 정리입니다.

이 조건을 만족해야 원 신호로 다시 충실히 복원할 수 있습니다. 

만약 샘플링 주파수가 입력 신호 주파수의 2배보다 낮다면 Aliasing 현상이 일어납니다.

Aliasing 현상을 주파수 대역에서 분석한 그림입니다.

Aliasing 대책은 크게 두가지로 볼 수 있습니다.

첫번째는 LPF를 사용하는 것입니다.

Aliasing이 일어난 그림을 보시면 fm부근 고주파 대역에서 일어나는데 이부분을 그냥 LPF로 버리고 샘플링하는 것입니다.

두번째는 샘플링 주파수를 늘리는 것입니다.

위치인식은 삶에서 중요한 부분을 차지하고 있습니다.

네비게이션, 구글맵 등 GPS(Global Positioning System, 위성 위치 확인 시스템) 기반으로 잘 활용되고 있죠.

운전 시 네비게이션은 이제 필수고 여행을 다닐 때는 구글맵으로 많은 도움을 받죠.

하지만 실내에선 다음과 같은 서비스를 이용하기 힘듭니다.

왜냐하면 GPS의 한계 때문이죠. 

GPS의 오차는 실내에서 사용하기에 아직 크고 또한 건물 내에서 위성신호를 잘 받지 못하기 때문입니다. 

이제 여러가지의 IPS(Indoor Positioning System, 실내 위치 인식 시스템)을 살펴보겠습니다.

WLAN

건물 내에 Wi-Fi AP(Access Point)와 스마트폰의 수신 신호 세기를 측정하여 실내 위치를 파악합니다.

블루투스

RSSI(Received Signal Strength Indication)을 이용하여 위치를 파악합니다.

블루투스 많이 사용하시죠. 저도 개발도중 블루투스 RSSI를 사용해본적이 있는데 생각보다 오차가 심하고 거리에 한계가 있더라고요.

센서 이용

스마트폰에 있는 가속도, 방향, 관성센서 같은 걸 활용해 위치를 파악합니다.

여러 대기업에서 실내 위치인식 관련 스타트업 기업을 많이 사들였는데요.

과연 어떤 기술이 성공할지는 모르겠습니다.

그래도 저는 WLAN 쪽이 발전 가능성이 크다고 생각합니다. 왜냐하면 Li-Fi때문입니다.

LED 조명을 통해서 통신이 가능한데 이를 가시광 통신(Visible Light Communication, VLC)이라고 합니다. 

이를 위치 인식에 활용하면 Access Point가 더 촘촘해지기 때문에 위치인식이 더 정확해질 것입니다.

또 어떠한 기사를 봤는데 영상처리를 통해서 위치추적이 가능하더라고요.

이스라엘 스타트업인 Shopcloud에서 스마트폰의 카메라나 자이로 센서를 통해서 실내 위치인식을 합니다.

영상처리를 통해서 위치인식을 한다는 것이 참 좋은 아이디어라고 생각합니다.

보통 실제로도 주변의 간판이나 랜드마크를 통해서 위치를 파악하기 때문입니다.

카메라를 통해서 현재 위치를 파악하고 센서를 통해서 움직임을 통해 길을 안내해주는 시스템!!!

아니면 센서를 사용하지 않고 

Visual Odometry를 통해서 길을 안내할 수도 있을듯 합니다.

특징점들을 통해 사용자의 위치 움직임을 따낼수 있습니다.

관련 영상입니다.

https://www.youtube.com/watch?v=IKKlx2JYmNQ

Shopcloud 관련 링크입니다

https://blog.naver.com/koisraco/90189866630

이번 포스팅은 RANSAC과 최소자승법을 다루도록 하겠습니다.

다크프로그래머님의 블로그를 참고했습니다~

http://darkpgmr.tistory.com/

RANSAC은 Random Sample Consensus의 약자입니다.

RANSAC은 영상처리에 자주 등장하는 알고리즘입니다.

먼저 RANSAC을 다루기 전에 최소자승법을 간단히 알고 넘어가겠습니다.

최소자승법이란 최소제곱법라고도 부르고 영어로 LSM(Least Squared Method) or LMS(Least Mean Square)라고 부릅니다.

논문을 보면 LMS, LSM용어가 많이 등장합니다.

최소자승법은 특정한 데이터의 모델 파라미터를 Residual^2의 합이 최소화 되도록 구하는 방법입니다.

여기서 파란 점들이 데이터고 빨간선이 데이터들을 통해 파악한 모델입니다. 

여기선 모델이 직선으로 판단되었으니 f(x) = ax+b 꼴이 되겠습니다. 여기서 a,b가 파라미터입니다.

그리고 Residual은 데이터가 빨간선에서부터 얼마나 떨어졌는가입니다.

데이터들이 (x1,y1),...,(xi,yi)라고 표현하면 Residual은 yi - f(xi)라고 표현합니다.

여기서 결론은 

를 최소화하는 모델의 파라미터를 구하는 것 입니다.

이런 최소자승법은 영상처리에서 밝기 보정에 쓰일 수 있습니다.

그냥 A4용지를 촬영하면 빛에 의해 그냥 단색으로 보이는게 아니라 어느 부분은 어둡게 어느 부분은 밝게 나오는데

최소자승법을 통해 밝기의 변화를 파악해 단색으로 보정할 수 있습니다.

하지만 최소자승법에는 한계가 있습니다.

바로 Outlier(정상적인 분포에서 동떨어진 예외같은 데이터)가 있으면 이상적인 모델을 얻기 힘듭니다.

이를 해결하기 위한 방법에는 RANSAC이나 M-estimator가 있습니다.

그럼 이제 RANSAC에 대해서 알아보겠습니다!

RANSAC은 무작위로 샘플 데이터를 뽑은 다음 최대로 합의된 것을 선택한다는 의미입니다.

즉, 가장 많은 수의 데이터가 적합하다고 생각하는 모델을 선택하는 기법입니다.

여기서 RANSAC이 선택한 모델에서 많이 벗어나는 데이터들을 Outlier, 그렇지 않은 데이터를 Inlier라고 생각하면 됩니다.

제가 상상한 RANSAC과 최소자승법의 결과값입니다.

모델은 일차 직선으로 잡고 파라미터를 찾을 경우입니다. 데이터 중간에 아래로 치우친 Outlier들이 있습니다. 

따라서 최소자승법은 Outlier들이 영향으로 아래로 치우치게 되었습니다.

하지만 최소자승법은 Outlier들의 영향을 거의 받지 않는 이상적인 값을 찾게 됩니다. 

RANSAC의 절차는 다음과 같습니다.

1. 무작위로 샘플 데이터를 뽑아 모델 파라미터를 구합니다.

2. 모델과 가까이 있는 데이터의 수를 파악하고 이전 값보다 큰 값이면 기억합니다.

(이 과정은 임계값을 잡고 Residual가 그 값보다 작은 데이터의 수를 구하면 됩니다.)

3. 이 과정을 N번 반복해 최대값을 가진 파라미터를 찾습니다.

이 RANSAC은 카메라 모션 추적, 물체 찾기, 비디오 안정화 등 에서 사용됩니다.

카이스트에서 주최하는 국내 최고의 지능로봇 경진대회입니다.

본선에 대통령상이 있어서 경쟁도 치열하고 대회수준도 높습니다.

종목은 Huro Competition, Soc 태권로봇, Soc Drone 이렇게 세가지로 이루어져있습니다.

SOC는 System on chip의 약자입니다.

저는 Huro Competition에 참가했는데요.

홈페이지를 보면 지능형 휴머노이드 로봇의 미션수행 경기로 영상인식과 센서인식을 이용해 경기장에 설치된

장애물을 회피 또는 해당 미션을 수행하게 된다. 미션의 빠른 수행, 미션통과 횟수/난이도에 따라 순위를 결정짓게 된다고 나와있습니다.

먼저 대회에 참가할 수 있는 기본적인 실력이 있는지 판단하기 위해 출전자격 TEST가 있습니다.

기본적인 물체인식 프로그래밍을 하는 것 입니다.

출전자격 TEST나 본선에는 Opencv와 같은 라이브러리를 못 사용합니다.

출전가격 Test를 통과하고 로봇융합페스티벌에서 또 경쟁을 벌인 뒤 국제로봇콘테스트에 참가할 수 있습니다.

제가 대회에 참여했을 때 맵과 로봇입니다.(미니로봇 메탈파이터)

로봇을 시작 지점에서 전원을 켜고 나둔 뒤 바리게이트가 열리면 움직이게 하고 여러 장애물들을 통과해 

도착점에 바리게이트가 열릴 때 통과해 도달하게하는 미션입니다.

6명이서 팀으로 참가하고 3명이 로봇 모션, 3명이 영상처리를 분담하여 개발했습니다.

교대 작업을 했기 때문에 github으로 최신코드 공유했습니다. 

정말 많은 시간을 기울이고 오류도 많이 잡고 통신알고리즘 개선해서 시간을 많이 단축시켜 입상을 기대했지만

본선 대회 때 시작 전 테스트를 할 때 갑자기 카메라가 고장나 새로운 카메라로 교체했는데 예상치 못한 변수가 많이 생겨

5위를 해서 아쉽게 입상을 하지 못했습니다.

대회를 하면서 프로그래밍 실력도 많이 늘고 인생에 대해서도 많이 배웠던 프로젝트입니다.ㅋㅋ

대학생활 중 잊지 못 할 대회네요!

공부 출처는 삼성 반도체이야기, 네이버 빛의 디스플레이 블로그를 주로 참고했습니다.

반도체의 공정은 크게 8가지로 구성되어 있어 8대공정이라 불립니다.

웨이퍼 공정 - 산화공정 - 포토공정 - 식각공정 - 박막공정 - 금속공정 - EDS 공정 - 패키징 공정

이번 글은 패키징 공정에 대해서 다뤄보겠습니다.

패키징 공정

반도체 공정에서 패키징이란 반도체 칩을 탑재될 기기에 적합한 형태로 만든다는 의미입니다.

예를 들어 설명하면 집적회로는 두뇌에 해당하고 패키징은 신경계통이나 골격구조로 비유할 수 있습니다. 

이 패키징은 상호배선, 전력공급, 방열, 보호와 같은 역할을 합니다. 특히 고온, 고습, 화학약품, 진동, 충격에 잘 보호해야합니다.

여기서 IC칩은 웨이퍼에서 절단된 낱개의 칩입니다. Ball은 전기적 연결 구실을 하고 

리드프레임은 반도체 칩과 실리콘 기판 사이 전기 신호를 전달하고 외부의 습기나 충격 등으로부터 칩을 보호하는 골격 역할을 합니다.

패키징 공정의 순서는 다음과 같습니다.

1) Back Grinding

두꺼운 웨이퍼를 다이아몬드 휠로 적절한 두께로 갈아내는 공정입니다. 

2) Wafer Sawing

웨이퍼를 자르는 과정을 Sawing이라고 합니다. 웨이퍼에 바둑판처럼 만들어져 있는 실리콘 다이를 

다이아몬드 휠이나 레이저로 자르는 공정입니다. 

3) Die attach

칩을 떼어내어 외부와 전기적 연결 단자인 Substrate(리드프레임 or PCB)에 부착합니다.

4) Wire Bonding

칩단자와 Substrate를 금속연결공정(금선으로 연결)을 통해 연결합니다.

5) Molding

열, 습기와 같이 물리적 요인으로부터 보호하기 위해 성형(Molding) 공정을 거칩니다.

몰딩 공정은 수지로 구성된 EMC(Epoxy Molding Compound)에 고온을 가해 젤 상태로 만든 후 원하는 틀에 넣어 굳히는 공정입니다.

6) Marking

제품번호 등을 Laser를 이용하여 표면에 각인합니다.

7) Solder Ball Mount

PCB와 패키지를 전기적으로 연결하기 위해 Substrate에 Solder ball을 부착합니다. (땜질을 통해 Solder ball과 원하는 회로와 연결합니다.)

8) Saw Singulation

Substrate를 다이아몬드 휠로 개별 제품으로 분리합니다.

패키지 테스트란 패키지 형태로 만들어진 제품의 최종 불량 유무를 판단하는 검사입니다. 최종 관문이라고 할 수 있죠.

반도체를 검사 장비에 넣고 다양한 조건의 전압이나 전기신호, 온도를 가해 제품의 전기적 특성, 기능적 특성, 동작 속도등을 측정하여 

불량 유무를 구별합니다. 

패키지 테스트는 제품별로 다른데 DRAM을 기준으로 살펴보겠습니다.

1) Assembly Out

제품 종류, 수량, I/O 수(Bit 수) 등을 확인해 제품 검사지(Lot Card)를 작성하는 공정입니다.

2) DC test & Loading / Burn-in (& Unloading)

DC test는 FAB(반도체 생산) 및 조립공정을 거치면서 발생된 불량을 선별하는 공정입니다.

Burn in 이란 EDS공정 때 등장했었는데 불량 가능성이 있는 제품을 사전에 제거하기 위한 공정으로 제품에 고전압, 고온, 전기신호 등

극한 조건을 가하고 후에 별도의 테스트를 하여 양품과 불량품을 선별하여 신뢰성을 확보합니다.

3) MBT (Monitoring Burn-in & Tester)

MBT 공정은 극한 조건을 가하는 과정에 테스터 기능까지 추가된 공정입니다. 

Burn-in 공정에 비해 불량분석 기간을 단축할 수 있고 품질 불량을 강화할수 있습니다.

4) Post Burn Test

상온 및 저온 공간에서 전기적 특성 검사를 하는 공정입니다.

5) Final Test 

고온에서 전기적 특성 검사를 하는 공정입니다.

드디어 8대공정이 끝났네요. 좀 더 추가할 내용이 생기면 그때그때 추가하겠습니다.

공부 출처는 삼성 반도체이야기, 네이버 빛의 디스플레이 블로그를 주로 참고했습니다.

반도체의 공정은 크게 8가지로 구성되어 있어 8대공정이라 불립니다.

웨이퍼 공정 - 산화공정 - 포토공정 - 식각공정 - 박막공정 - 금속공정 - EDS 공정 - 패키지 공정

이번 글은 EDS 공정에 대해서 다뤄보겠습니다.

먼저 알고가야할 용어가 있는데 수율은 웨이퍼 한 장에서 나올 수 있는 정상적인 칩의 수를 말합니다. 

출처: 삼성 반도체 이야기

수율이 높다는건 생산성이 높다는 의미여서 높은 수율은 중요한 요소입니다.

이 수율을 판단하기 위해서 칩들의 상태를 판단합니다. 

이 테스트는 웨이퍼 완성 단계에서 하는 EDS Test,  조립공정을 거쳐 패키지화 된 상태에서 이루어지는 Packaging Test, 

출하되기 전 소비자의 관점에서 실시되는 품질 Test 등이 있습니다. 그럼 먼저 EDS 공정에 대해서 알아보겠습니다.

EDS 공정

EDS란 Electrical Die Sorting의 약자로 웨이퍼 상태에서 여러 테스트를 통해 칩들의 상태를 확인하는 과정입니다.

전기적 특성검사를 통해 테스트를 한 후 수선이 가능한 칩은 다시 양품으로 만들고 불가능한 칩은 특정한 표시(Inking)를 통해 불량으로 판정합니다.

이 표시를 한 칩은 이후 공정에서 제외됩니다. 

EDS Test가 중요한 이유는 제조 공정상의 문제나 설계상의 문제를 조기에 발견하여 피드백을 줄 수 있기 때문입니다.

EDS Test는 크게 5단계로 이루어져 있습니다.

1) ET Test & WBI (Electrical Test & Wifer Burn In)

ET Test는 반도체 집적회로 동작에 필요한 개별 소자들(트랜지스터, 저항, 캐패시터, 다이오드)에 대해 직류전압, 전류 특성의 파라미터를 

테스트하는 과정으로 반도체 칩으로 행하는 첫 Test 공정입니다.

WBI는 제품 초기에 발생하는 높은 불량률을 효과적으로 제거하기 위해 웨이퍼에 일정온도의 열을 가한 다음 AC/DC 전압을 가해 

제품의 약한 부분, 결함 부분을 찾아내 제품의 신뢰성을 향상하는 공정입니다. 

2) Pre-Laser (Hot/Cold)

전기적 신호를 통해 칩들이 정상인지 판단하고 수선이 가능한 칩은 수선 공정에서 처리하도록 정보를 저장합니다.

이 때 특정 온도에서 발생하는 온도를 잡기 위해 높은/낮은 온도에서 테스트를 합니다.  

3) Laser Repair & Post Laser

위에서 판단된 수선 가능한 칩들을 Laser Beam을 통해 수선하는 공정입니다. EDS Test 가운데 중요한 공정입니다.

수선 후 Post Laser 공정을 통해 수선이 제대로 되었는지 재검증 합니다. 

4) Tape Laminate & Bake Grinding

이번 공정은 교통카드나 여권에 들어가는 IC카드를 비롯해 두께가 얇은 제품을 조립할 때 필요한 공정입니다. 

웨이퍼 후면을 미세한 다이아몬드 입자로 구성된 연마휠로 갈아 두께를 얇게 함으로써 조립을 용이하게 합니다.

이 과정이 바로 Bake Grinding 공정입니다.

이 때 발생하는 실리콘 잔여물(Dust), 파티클로부터 웨이퍼 패턴 표면을 보호하기 위해 전면에 자외선 테이프를 씌워 보호막을 형성하는데 

이 과정이 바로 Tape Laminate 공정입니다. 

5) Inking

이 공정은 발생된 불량 칩에 특수 잉크를 찍어 확인할 수 있도록 하는 공정입니다. 

Pre Laser, Post Laser에서 불량으로 판단된 칩 뿐만 아니라 웨이퍼에서 완성되지 않은 Dummy Die도 표시합니다.

여기까지 EDS 공정이었습니다.

공부 출처는 삼성 반도체이야기, 네이버 빛의 디스플레이 블로그를 주로 참고했습니다.

반도체의 공정은 크게 8가지로 구성되어 있어 8대공정이라 불립니다.

웨이퍼 공정 - 산화공정 - 포토공정 - 식각공정 - 박막공정 - 금속공정 - EDS 공정 - 패키지 공정

이번 글은 금속공정에 대해서 다뤄보겠습니다.

금속공정(Metallization)

금속공정이란 금속배선공정이라고도 하는데 반도체 제품에는 많은 소자들이 있는데 이들을 동작시키고 이들의 신호들이 섞이지 않게

선들을 잘 연결하는 작업을 금속배선공정(Metal Interconnect)이라고 합니다.

금속공정은 전류가 흐르는 Interconnect와 그 사이를 절연해주는 Dielectrics로 구성됩니다. 

금속공정은 반도체로 거듭나기 위한 마지막 공정이라고 할 수 있습니다.

그렇다면 금속배선공정에 사용되는 금속은 어떠한 조건을 만족해야 할까요?

1. 웨이퍼와의 부착성이 좋고 얇은 박막으로 증착할 수 있어야 합니다. 

2. 전류를 전달해야하기 때문에 전기저항이 낮아야 합니다. 

3. 금속공정 이후의 공정에서 금속선의 특성이 바뀌지 않게 열적, 화학적 안정성이 좋아야 합니다.   

4. 반도체의 회로 패턴에 따라 금속선 형성이 용이해야 합니다.

5. 작은 단면에서 끊어지지 않고 오래갈 수 있어야 합니다.

6. 제조 단가가 적절해야 합니다.

이런 대표적인 금속들은 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 있습니다.

그중에서도 Al는 실리콘산화막과 부착성도 좋고 가공성도 뛰어나다는 장점이 있습니다.

하지만 Al과 Si이 만나면 계면에서 섞이려는 성질이 있습니다. 이러면 접합면이 파괴될 수 있습니다.

이를 방지하기 위해 베리어 메탈을 증착하여 박막을 형성해 접합면 파괴를 막습니다.

출처 : http://www.samsungsemiconstory.com/183

이 후 알루미늄 배선은 증착을 통해서 이루어지고 진공증착(Evaporator)이나 Sputtering을 주로 이용합니다.

최근 좀 더 미세한 배선 공정을 위해서 텅스텐 사용이나 물리적 기상 증착이 아닌 화학적 기상 증착(CVD)을 더 많이 이용합니다.

또한 최근에는 알루미늄, 텅스텐 대신에 구리를 많이 사용하기도 합니다.

http://blog.naver.com/ckbc6101/220989102747

Al과 Cu의 배선공정 차이입니다.

Al은 Al을 먼저 증착하고 식각을 하고 절연막을 증착하지만 Cu는 절연막을 먼저 증착하고 식각한뒤 Cu를 증착합니다.

Al과 Cu의 장단점을 비교해보겠습니다.

http://blog.naver.com/ckbc6101/220989102747

여기서 Junction Spiking은 Al에 Si가 약간 녹는 성질 때문에 일어나는데 방지법은 이를 막기 위해 미리 Al에 Si를 조금 첨가합니다.

Electromigration은 전기적 이동 때문에 일어나는데 방지법은 전자의 확산을 막기 위해 Al에 Cu를 조금 첨가합니다.

Damascene 공법이란 예전에 국사 시간에 고려청자를 배울 때 들었던 상감기법을 떠올리시면 됩니다.

이제 금속 배선은 박막 증착 과정을 통해서 하는데 박막 증착 과정은 이전 글에서 다뤘습니다.

그러면 장단점을 알아보겠습니다.

http://blog.naver.com/ckbc6101/220989102747

많이 왔네요!! 다음 글은 EDS 공정과 패키지 공정으로 찾아뵙겠습니다!